發(fā)布地址：（略）
*圖文由浦東企業(yè)政策在線綜合整理，轉(zhuǎn)載請(qǐng)注明出處
（略）科學(xué)技術(shù)委員會(huì)關(guān)于發(fā)布
2025年度基礎(chǔ)研究計(jì)劃
“（略）”項(xiàng)目申報(bào)指南的通知
滬科指南〔2025〕20號(hào)
各有關(guān)單位：（略）
為深入實(shí)施創(chuàng)新驅(qū)動(dòng)發(fā)展戰(zhàn)略，（略），根據(jù)《（略）“十四五”規(guī)劃》，（略）科學(xué)技術(shù)委員會(huì)特發(fā)布2025年度基礎(chǔ)研究計(jì)劃“（略）”項(xiàng)目申報(bào)指南。
一、征集范圍
專題一、光學(xué)刻蝕
方向1：強(qiáng)流電子束驅(qū)動(dòng)的等離子體極紫外光源研究
研究目標(biāo)：面向高功率極紫外光刻的需求，研究基于中能（<10MeV）強(qiáng)流電子束驅(qū)動(dòng)的等離子體極紫外光源。對(duì)高重頻（~100MHz）電子束驅(qū)動(dòng)產(chǎn)生高溫等離子體和極紫外輻射的全過程物理進(jìn)行理論建模和高精度仿真，完成電子束與等離子體的關(guān)鍵參數(shù)優(yōu)化，目標(biāo)IF點(diǎn)產(chǎn)生>100W的極紫外輻射功率。
研究內(nèi)容：深入開展高重頻強(qiáng)流電子束與等離子體相互作用的理論研究，（略），精準(zhǔn)模擬電子束電離連續(xù)氣流產(chǎn)生等離子體、等離子體加熱、等離子體輻射極紫外光等關(guān)鍵物理過程。（略），開展電子束、氣流、等離子體的參數(shù)優(yōu)化和魯棒性研究，提升極紫外光源的功率和穩(wěn)定性。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向2：光刻光源高精度光譜研究
研究目標(biāo)：開展17、18價(jià)釓（Gd）離子譜線高精度研究，實(shí)驗(yàn)上獲得其位于5.7-7.7nm波段范圍內(nèi)的高精度譜線，6.Xnm波段附近譜線波長不確定性低于0.004nm。
研究內(nèi)容：基于電子束離子阱、高精度平焦場譜儀等裝置，開展17、18價(jià)Gd高電荷態(tài)離子光譜實(shí)驗(yàn)研究。利用內(nèi)校刻方法，（略）偏差，實(shí)現(xiàn)光譜的高精度測量，同時(shí)結(jié)合原子結(jié)構(gòu)計(jì)算程序包，模擬并分析不同價(jià)態(tài)的Gd離子譜線，為光刻光源的優(yōu)化研究提供關(guān)鍵實(shí)驗(yàn)和理論數(shù)據(jù)支撐。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：高功率激光驅(qū)動(dòng)X射線光源研究
研究目標(biāo)：面向高分辨X射線光刻需求，探索提出基于高功率激光驅(qū)動(dòng)的高效X射線光源產(chǎn)生的可行方案，光源能量范圍0.5-2keV，轉(zhuǎn)換效率≥8%。
研究內(nèi)容：基于理論分析和模擬仿真篩選合適靶材體系，開展高功率激光高效驅(qū)動(dòng)產(chǎn)生X射線光源的物理過程研究，量化分析激光功率、脈寬、焦斑大小、等離子體靶結(jié)構(gòu)等參數(shù)對(duì)X射線光源轉(zhuǎn)換效率等輸出參數(shù)的影響。基于先進(jìn)靶材設(shè)計(jì)、高功率激光等條件，優(yōu)化提升激光到X射線光源的能量轉(zhuǎn)換效率。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向4：亞20nm納米孔/柱陣列的電子束光刻跨尺度作用及耦合機(jī)制研究
研究目標(biāo)：針對(duì)毫米級(jí)大面積亞20nm納米孔/柱陣列圖形電子束直寫面臨的基礎(chǔ)性難題，研究電子束直寫曝光及顯影過程中“電子-原子-納米-宏觀”的跨尺度作用及耦合機(jī)制。建立亞20nm納米孔/柱陣列圖形跨尺度電子束曝光理論模型和顯影分子擴(kuò)散動(dòng)力學(xué)理論模型。發(fā)展不限于基于硅基襯底的拼接精度≤15nm的5×5mm2大面積亞20nm納米孔/柱陣列優(yōu)化曝光、顯影及圖案轉(zhuǎn)移工藝。
研究內(nèi)容：研究電子在亞20nm陣列圖形曝光過程中的散射沉積機(jī)理及規(guī)律、光刻膠顯影分子動(dòng)力學(xué)理論、以及熱-機(jī)械耦合拼接誤差累積機(jī)理。研究直寫時(shí)拼接誤差調(diào)控策略（如動(dòng)態(tài)校準(zhǔn)反饋控制），并配合相應(yīng)的版圖設(shè)計(jì)與工藝優(yōu)化，研發(fā)一套毫米級(jí)大面積亞20nm納米孔/柱陣列電子直寫曝光、顯影及刻蝕工藝優(yōu)化方案。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向5：嵌段共聚物界面協(xié)同缺陷修復(fù)研究
研究目標(biāo)：建立短波長紫外曝光圖形-嵌段共聚物材料界面協(xié)同設(shè)計(jì)準(zhǔn)則，構(gòu)建短波長紫外光刻預(yù)圖案CD尺寸與不同嵌段共聚物及分子量的匹配體系，提升圖形保真度，改善圖形粗糙度和局部線寬均勻性，實(shí)現(xiàn)位錯(cuò)和橋連缺陷密度低于10顆/平方厘米。
研究內(nèi)容：研究短波長紫外曝光誘（略）徑的動(dòng)態(tài)耦合機(jī)制，探究納米級(jí)自組裝缺陷在刻蝕過程中向微米級(jí)器件結(jié)構(gòu)的演化規(guī)律（缺陷跨尺度傳遞），發(fā)展嵌段共聚物界面協(xié)同缺陷修復(fù)工藝。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向6：嵌段共聚物分子微觀動(dòng)力學(xué)研究
研究目標(biāo)：研究嵌段共聚物在納米尺度約束下的微觀分子動(dòng)力學(xué)過程，實(shí)現(xiàn)周期不大于26nm、線寬不大于7nm的有序納米結(jié)構(gòu)。研究納米結(jié)構(gòu)對(duì)器件性能的調(diào)控規(guī)律，建立適配的器件工藝集成方案，器件開關(guān)比達(dá)到10的7次方。
研究內(nèi)容：圍繞嵌段共聚物在受限環(huán)境中的相行為與動(dòng)力學(xué)過程，研究其化學(xué)組分、分子量比例、界面工藝以及熱處理?xiàng)l件對(duì)納米結(jié)構(gòu)有序性與尺寸調(diào)控的影響機(jī)制，建立穩(wěn)定可控的納米圖形化方法。研究與該工藝相適配的圖形轉(zhuǎn)移與刻蝕方法，調(diào)控介電層、金屬柵材料體系及接觸結(jié)構(gòu)，建立工藝流程。研究不同結(jié)構(gòu)參數(shù)對(duì)器件電學(xué)特性的影響規(guī)律，揭示嵌段共聚物分子動(dòng)力學(xué)過程與器件性能間的關(guān)聯(lián)機(jī)制。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向7：極微縮二維晶體管的非光刻制造研究
研究目標(biāo)：發(fā)展構(gòu)建極微縮二維材料晶體管的非光刻制備方法，實(shí)現(xiàn)柵極與電極材料空間分辨率≤5nm的精確圖案化加工，解析材料與二維半導(dǎo)體界面的形成機(jī)理。制備的極微縮二維器件要求柵極長度≤1nm，溝道長度≤5nm，柵極間距≤25nm。制備的二維晶體管器件達(dá)到遷移率≥250cm2/Vs，開態(tài)電流≥1mA/μm，關(guān)態(tài)電流≤1pA/μm，亞閾值擺幅≤80mV/dec。
研究內(nèi)容：研究精確排布柵極材料和電極材料的非光刻納米定位方法，進(jìn)行二維半導(dǎo)體界面納米結(jié)構(gòu)的精確圖案化控制。研究建立原位結(jié)構(gòu)及原位電學(xué)表征方法，揭示界面形成機(jī)理。研究摻雜分子、界面工程、退火工藝等對(duì)極微縮器件電學(xué)性能的影響規(guī)律，設(shè)計(jì)性能優(yōu)化的策略，研發(fā)極微縮與超高集成密度的二維晶體管。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向8：納米光刻基礎(chǔ)研究
研究目標(biāo)：面向鰭式場效應(yīng)晶體管制造，發(fā)展生產(chǎn)兼容的納米光刻工藝，實(shí)現(xiàn)線寬度14納米、高寬比3:1、線邊緣粗糙度（LER）低于1/10，側(cè)壁垂直度不低于87°，圖形化面積不小于200μm×200μm。
研究內(nèi)容：研究納米結(jié)構(gòu)制造中的尺寸效應(yīng)，研究篩選最佳材料。研究周期性線條密集圖形電子束曝光鄰近效應(yīng)消除方法。發(fā)展等離子體刻蝕工藝，消除干刻蝕中的各向同性。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向9：嵌段共聚物高分子自組裝動(dòng)態(tài)原位表征研究
研究目標(biāo)：研究嵌段共聚物高分子自組裝動(dòng)態(tài)過程，闡明10納米級(jí)有序結(jié)構(gòu)動(dòng)態(tài)演化規(guī)律，建立跨尺度（分子-介觀-宏觀）時(shí)空分辨表征方法學(xué)，構(gòu)建多場耦合條件下自組裝動(dòng)力學(xué)理論模型，揭示缺陷形成與湮滅的分子機(jī)制，形成動(dòng)態(tài)調(diào)控理論框架。至少闡明兩種缺陷消除方法，有效擴(kuò)大膜厚工藝窗口兩倍以上。
研究內(nèi)容：面向納米尺度高分子自組裝基礎(chǔ)科學(xué)問題展開研究，聚焦嵌段共聚物高分子薄膜在不同退火條件下的動(dòng)態(tài)組裝過程，研究在溫度場、溶劑場、電磁場、表面場等外場耦合作用下，亞穩(wěn)態(tài)缺陷的產(chǎn)生與湮滅的機(jī)制，（略），構(gòu)建實(shí)驗(yàn)-（略）。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
專題二、先進(jìn)器件與材料
方向1：超薄自支撐光譜純化薄膜制備研究
研究目標(biāo)：針對(duì)下一代光刻光譜純化需求，突破超薄自支撐薄膜關(guān)鍵技術(shù)，研發(fā)高強(qiáng)度大面積薄膜制備方法，實(shí)現(xiàn)6.Xnm透過率>70%、薄膜厚度＜200nm、薄膜口徑＞20mm。
研究內(nèi)容：揭示異質(zhì)結(jié)界面對(duì)BEUV光子選擇性吸收的微觀機(jī)理，研究超薄自支撐薄膜力學(xué)強(qiáng)度增強(qiáng)方法，發(fā)展亞納米表面粗糙度控制和高強(qiáng)度大面積自支撐薄膜制備與優(yōu)化方法，開展超薄自支撐薄膜的性能表征方法研究。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向2：新型光酸鍵合單體設(shè)計(jì)合成及在極紫外光刻中的應(yīng)用研究
研究目標(biāo)：針對(duì)極紫外光刻膠光子吸收率低、質(zhì)子易擴(kuò)散引起的隨機(jī)性問題，探索合成新穎光酸鍵合單體（純度≥98%，金屬雜質(zhì)≤20ppb，儲(chǔ)存穩(wěn)定性≥6個(gè)月）及含有其的樹脂（光酸鍵合型共聚樹脂分子量≤8000，反應(yīng)批次間分子量偏差≤500，分子量分布≤1.4，樹脂中各共聚單體摩爾比/序列穩(wěn)定可控），實(shí)現(xiàn)光刻分辨率≤18nm、線邊緣粗糙度≤2nm。
研究內(nèi)容：設(shè)計(jì)合成一系列對(duì)極紫外光高吸收的光酸鍵合單體形成光酸結(jié)構(gòu)庫、研究此類光酸單體與其他共聚單體的聚合反應(yīng)動(dòng)力學(xué)、探索可控聚合工藝，闡明光酸鍵合樹脂結(jié)構(gòu)的產(chǎn)酸機(jī)理和化學(xué)放大機(jī)制，以及對(duì)光刻膠性能的優(yōu)化作用。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：邊緣接觸二維半導(dǎo)體的化學(xué)實(shí)現(xiàn)與電學(xué)性能研究
研究目標(biāo)：開發(fā)二維半導(dǎo)體面內(nèi)共價(jià)連接的邊緣接觸方案和精細(xì)表征手段，實(shí)現(xiàn)接觸電阻≤500Ω·μm，場效應(yīng)遷移率≥100cm2/V·s，電流開關(guān)比≥10的6次方。
研究內(nèi)容：開發(fā)二維半導(dǎo)體橫向肖特基結(jié)的化學(xué)構(gòu)筑方法和精細(xì)表征策略。結(jié)合實(shí)驗(yàn)測量與理論模擬，探索一維線接觸的電荷注入機(jī)制和性能極限。研究界面耦合與接觸電阻的構(gòu)效關(guān)系以及界面電子態(tài)的調(diào)控規(guī)律，提出高性能二維電子器件的邊緣接觸方案。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向4：二維半導(dǎo)體原子層刻蝕研究
研究目標(biāo)：針對(duì)亞納米節(jié)點(diǎn)先進(jìn)結(jié)構(gòu)二維半導(dǎo)體器件，開發(fā)原子級(jí)精度的可控原子層刻蝕工藝。發(fā)展面向MoS2、WS2、WSe2等半導(dǎo)體的原子級(jí)精度的ALE工藝≥3類，在4英寸晶圓上實(shí)現(xiàn)埃級(jí)均勻性（RMS粗糙度≤0.1nm），原子層刻蝕精度≤0.7nm/cycle；建立二維半導(dǎo)體原子級(jí)反應(yīng)理論模型，揭示相關(guān)ALE反應(yīng)機(jī)理≥3項(xiàng)。
研究內(nèi)容：結(jié)合分子動(dòng)力學(xué)與蒙特卡羅等方法，構(gòu)建多物理場模型，分析前驅(qū)體的分布、吸附/解吸機(jī)制，量化活化能壘等。開發(fā)熱型、等離子型或其它新機(jī)制原子層刻蝕工藝，闡明自限制反應(yīng)動(dòng)力學(xué)機(jī)制，優(yōu)化刻蝕選擇比、缺陷密度等。構(gòu)筑二維半導(dǎo)體晶體管，評(píng)估ALE工藝與量產(chǎn)工藝兼容性（選擇比、均勻性等）。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向5：鉿基鐵電器件在存儲(chǔ)及神經(jīng)形態(tài)計(jì)算中的應(yīng)用和機(jī)理研究
研究目標(biāo)：發(fā)展低熱預(yù)算（≤300℃）CMOS兼容鉿基鐵電薄膜（2Pr≥50μC/cm2）制備方法，建立晶圓級(jí)超快脈沖（200ps）測試體系揭示相型/晶粒/界面調(diào)控機(jī)制，闡明神經(jīng)元功能跨尺度耦合機(jī)理。（略）絡(luò)（SNN）架構(gòu)，相較于目前SNN突觸/神經(jīng)元分離的傳統(tǒng)硬件架構(gòu)實(shí)現(xiàn)功耗降低和速度提升各10（略）優(yōu)化。
研究內(nèi)容：采用第一性原理計(jì)算研究摻雜元素的晶相穩(wěn)定機(jī)制，開發(fā)ALD低溫薄膜生長工藝，研究元素?fù)诫s、薄膜結(jié)構(gòu)、退火方式：（略）
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向6：先進(jìn)納米互連中的薄膜材料微結(jié)構(gòu)和應(yīng)力研究
研究目標(biāo)：面向先進(jìn)工藝的互連應(yīng)用需求，針對(duì)互連電阻和可靠性中的單晶界問題，建立銅和替代金屬材料中晶界截交線處原子尺度局域應(yīng)力理論模型，實(shí)現(xiàn)銅和替代材料薄膜的制備和薄膜生長應(yīng)力的原位實(shí)時(shí)監(jiān)測，曲率分辨率5×10的-5次方每米，并探索截交線局域應(yīng)力、薄膜微結(jié)構(gòu)、薄膜生長應(yīng)力對(duì)薄膜電阻率的調(diào)控。
研究內(nèi)容：發(fā)展替代金屬晶界，發(fā)展截交線局域應(yīng)力原子尺度模擬方法，研究銅和替代金屬、不同織構(gòu)薄膜中的截交線穩(wěn)態(tài)結(jié)構(gòu)、局域應(yīng)力產(chǎn)生和空洞成核。建立薄膜原位應(yīng)力監(jiān)測，研究不同織構(gòu)銅薄膜和替代金屬薄膜的生長應(yīng)力。研究內(nèi)襯層對(duì)成膜過程、薄膜織構(gòu)、晶界結(jié)構(gòu)和殘余應(yīng)力影響，以及薄膜電阻率的尺寸效應(yīng)。研究應(yīng)力對(duì)薄膜電阻率和互連線可靠性的影響。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
專題三、（略）
方向1：（略）設(shè)計(jì)研究
研究目標(biāo)：（略）設(shè)計(jì)，（略）設(shè)計(jì)專用領(lǐng)域大語言模型，（略）模塊級(jí)設(shè)計(jì)效率5倍以上。（略）設(shè)計(jì)，（略）VerilogRTL生成的大語言模型方法，通過反饋，對(duì)模塊級(jí)RTL生成準(zhǔn)確率可達(dá)90%以上，RTL代碼生成實(shí)現(xiàn)在商用工具集成。兩種大語言模型具備泛化特性，（略）混合協(xié)同優(yōu)化設(shè)計(jì)。
研究內(nèi)容：（略）設(shè)計(jì)，（略）設(shè)計(jì)領(lǐng)域大語言模型的訓(xùn)練方法和推理能力增強(qiáng)的模型訓(xùn)練方法。（略）設(shè)計(jì)，（略）專用領(lǐng)域VerilogRTL的語言模型訓(xùn)練提升和反饋優(yōu)化方法。（略）的協(xié)同優(yōu)化設(shè)計(jì)方法。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向2：面向先進(jìn)工藝節(jié)點(diǎn)的掩膜規(guī)則檢查算法研究
研究目標(biāo)：面向先進(jìn)節(jié)點(diǎn)下對(duì)全芯片尺寸曼哈頓及曲線掩膜版的規(guī)則檢查，制定完善的曼哈頓及曲線掩膜設(shè)計(jì)規(guī)則體系，在檢測精度達(dá)到100%的基礎(chǔ)上（即覆蓋國際主流商業(yè)軟件所能識(shí)別的所有違例），檢測效率對(duì)比主流商業(yè)工具提升10-20倍，并完成不少于5種典型規(guī)則檢查場景驗(yàn)證。
研究內(nèi)容：開展?jié)M足先進(jìn)工藝節(jié)點(diǎn)精度需求的掩膜規(guī)則檢查算法研究。建立曼哈頓及曲線掩膜中對(duì)主圖形和輔助圖形的線間距、拐角間距、最小線寬、點(diǎn)/孔狀結(jié)構(gòu)尺寸、凹槽和凸起容差、角度、斜邊等多種復(fù)雜規(guī)則的完整描述與檢測方案；結(jié)合人工智能技術(shù)，探索全芯片尺寸的掩膜規(guī)則高效、并行、智能化檢查方法；支持CPU/GPU平臺(tái)部署；在20nm及以下制程的掩膜版上完成算法典型規(guī)則檢查驗(yàn)證。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：先進(jìn)光刻裝備智能大模型研究
研究目標(biāo)：發(fā)展理論-（略）數(shù)字孿生體，實(shí)現(xiàn)微秒級(jí)動(dòng)態(tài)仿真和大于95%的仿真一致性。（略）智能大模型，實(shí)現(xiàn)參數(shù)預(yù)測精度提高10%以上，故障預(yù)測準(zhǔn)確率90%以上。（略）的調(diào)試運(yùn)行等環(huán)節(jié)的智能優(yōu)化和精準(zhǔn)決策，（略）可靠性和運(yùn)行效率。
研究內(nèi)容：研究搭建包含結(jié)構(gòu)動(dòng)力學(xué)、熱變形、控制與擾動(dòng)分析等多學(xué)科虛擬集成仿真框架，（略）數(shù)字孿生體，（略）耦合特性與動(dòng)態(tài)行為。結(jié)合歷史運(yùn)行數(shù)據(jù)、工藝設(shè)計(jì)參數(shù)及實(shí)時(shí)反饋信息，（略）智能大模型，提供高精度的運(yùn)行狀態(tài)預(yù)測與故障診斷，進(jìn)行多目標(biāo)協(xié)同優(yōu)化下的設(shè)備參數(shù)動(dòng)態(tài)調(diào)整。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向4：基于數(shù)字孿生的薄膜沉積研究
研究目標(biāo)：基于數(shù)字孿生開發(fā)物理與人工智能雙驅(qū)動(dòng)的工藝優(yōu)化方法，實(shí)現(xiàn)高效的薄膜沉積工藝優(yōu)化。相比于基于DOE的工藝優(yōu)化方法（例如單因素實(shí)驗(yàn)、田口設(shè)計(jì)等），試驗(yàn)次數(shù)縮短至DOE方法的10%-20%，效率提升5-10倍，薄膜厚度不均勻度降低30%以上，顆粒物數(shù)量縮少50%以上，且在2種以上沉積設(shè)備驗(yàn)證該方法。
研究內(nèi)容：結(jié)合機(jī)器學(xué)習(xí)、深度學(xué)習(xí)與流動(dòng)、傳熱、化學(xué)反應(yīng)等多物理場仿真，構(gòu)建薄膜沉積工藝參數(shù)與工藝結(jié)果的復(fù)雜非線性、強(qiáng)耦合關(guān)系的模型。采用多目標(biāo)智能優(yōu)化等算法，進(jìn)行模型工藝參數(shù)的智能搜索與最優(yōu)解推理，提高工藝性能與一致性。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向5：基于小數(shù)據(jù)集的極紫外高分辨光刻膠性能預(yù)測研究
研究目標(biāo)：面向極紫外高分辨光刻膠性能預(yù)測難題，基于光刻膠的化學(xué)信息、工藝參數(shù)，開發(fā)具備可解釋可遷移的理論驅(qū)動(dòng)機(jī)器學(xué)習(xí)模型，實(shí)現(xiàn)光刻膠工藝特征以及光刻性能指標(biāo)（分辨率、靈敏度、粗糙度和關(guān)鍵尺寸一致性）的預(yù)測。要求預(yù)測關(guān)鍵工藝特征≥5個(gè)，光刻性能預(yù)測誤差≤5%；遷移訓(xùn)練需求數(shù)據(jù)量≤100條，光刻性能預(yù)測誤差≤10%。
研究內(nèi)容：開發(fā)具備可解釋可遷移的理論驅(qū)動(dòng)機(jī)器學(xué)習(xí)模型，基于高質(zhì)量的極紫外高分辨光刻膠實(shí)驗(yàn)數(shù)據(jù)（密度、譜學(xué)信息等）、理論數(shù)據(jù)（能量、電子結(jié)構(gòu)等）、工藝參數(shù)（配方、時(shí)間、溫度等），通過理論知識(shí)、白盒模型嵌入等方式：（略）
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度50萬元。
方向6：面向先進(jìn)工藝的多模態(tài)原位老化檢測研究
研究目標(biāo)：針對(duì)全環(huán)繞柵極場效應(yīng)晶體管（GAAFET）（略）性能退化問題，揭示復(fù)雜應(yīng)力條件下器件性能退化規(guī)律，研發(fā)片上多模態(tài)老化傳感器，實(shí)現(xiàn)三種以上老化效應(yīng)的原位精準(zhǔn)識(shí)別與實(shí)時(shí)補(bǔ)償，閾值電壓測量精度達(dá)到1mV，單個(gè)傳感器面積≤0.01mm2，單次測量時(shí)間≤1μs。
研究內(nèi)容：基于原子尺度下的原位表征方法，研究GAAFET器件電學(xué)參數(shù)漂移與應(yīng)力加載之間的演化關(guān)系，構(gòu)建高精度老化模型。設(shè)計(jì)片上多模態(tài)原位老化傳感器，結(jié)合機(jī)器學(xué)習(xí)算法提升多老化模式的特征解耦與檢測精度，（略）性能退化的實(shí)時(shí)補(bǔ)償。（略）進(jìn)行技術(shù)驗(yàn)證，并對(duì)比分析不同工藝間及不同時(shí)間尺度下的老化特性差異。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向7：AI（略）制造中硅基PUFs研究
研究目標(biāo)：構(gòu)建人工智能（AI）（略）制造中硅基物理不可克隆函數(shù)（PUFs）熵源特征提取模型，解決硅基PUFs熵源輸出響應(yīng)的穩(wěn)定性和安全性問題，在±10%電壓波動(dòng)下，溫度-40℃~80℃范圍內(nèi)，實(shí)現(xiàn)抗機(jī)器學(xué)習(xí)攻擊預(yù)測位準(zhǔn)確率<70%、熵源輸出響應(yīng)比特誤碼率率（BER）<10的-6次方。
研究內(nèi)容：針對(duì)現(xiàn)有硅基PUFs存在的多物理場耦合下基礎(chǔ)熵源可控性與穩(wěn)定性矛盾以及面向AI攻擊的熵源結(jié)構(gòu)抗建模性缺陷，探究PUF基礎(chǔ)熵源與制造工藝之間的關(guān)系，研究用于優(yōu)化硅基PUFs熵源響應(yīng)的AI模型，建立AI驅(qū)動(dòng)的硅基PUFs響應(yīng)偏差預(yù)測機(jī)制與抗機(jī)器學(xué)習(xí)攻擊防御機(jī)制，提升硅基PUFs穩(wěn)定性和安全性的性能。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
專題四、先進(jìn)量測
方向1：先進(jìn)半導(dǎo)體器件的電子斷層成像與三維重建研究
研究目標(biāo)：發(fā)展針對(duì)全環(huán)繞柵極晶體管（GAA）等復(fù)雜三維器件結(jié)構(gòu)的電子斷層成像及三維重建方法。與現(xiàn)有電子斷層測量技術(shù)相比，空間分辨率及成像靈敏度提升2倍以上，三維測量時(shí)間縮短30%以上。
研究內(nèi)容：基于待測的全環(huán)繞柵極晶體管（GAA）等三維器件結(jié)構(gòu)特征，開發(fā)能夠進(jìn)行快速、高質(zhì)量數(shù)據(jù)收集的電子斷層掃描方法，最小化電子束對(duì)樣品的輻照損傷。研究基于電子斷層成像的漂移位置矯正等高精度結(jié)構(gòu)重建方法，基于圖像數(shù)據(jù)集構(gòu)建具有良好泛化性的三維精準(zhǔn)測量智能模型，完成三維測量技術(shù)驗(yàn)證。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向2：基于AFM的三維納米量測研究
研究目標(biāo)：研究原子力顯微鏡（AFM）懸臂梁三維形變同步測量方法，開發(fā)基于AFM的三維納米結(jié)構(gòu)量測方法，實(shí)現(xiàn)X&Y&Z三維定位分辨率<0.1nm，X&Y掃描范圍>20mm，重復(fù)精度<20pm，支持深寬比>20:1，橫向分辨率＜5nm的高精度量測。
研究內(nèi)容：研究AFM懸臂梁3D形變?cè)诖笊顚挶冉Y(jié)構(gòu)中的有效測量方法，發(fā)展解耦針尖扭曲和高度變化的測量技術(shù)。基于懸臂梁3D形變的同步測量，精確計(jì)算探針針尖處的正交力矢量。開發(fā)用于大深寬比訂制針尖的控制方法，制定掃描策略，進(jìn)行精確矢量運(yùn)動(dòng)控制下的矢量掃描，滿足先進(jìn)制程中復(fù)雜納米結(jié)構(gòu)、大深寬比結(jié)構(gòu)的測量需求。研究直接溯源性方法，提高測量精度和可靠性。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：面向壓印掩模版基材的大量程高精度全場測量研究
研究目標(biāo)：（略）制造掩模版基材的大量程高精度全場三維形貌測量方法，實(shí)現(xiàn)視場(x-y方向)測量范圍≥65mm×65mm(非拼接視場)，深度方向?qū)崿F(xiàn)量程≥100mm條件下達(dá)到小于30nm量級(jí)的高精度，量程精度比達(dá)到10的6次方。
研究內(nèi)容：結(jié)合波長標(biāo)定、多頻率合成、最優(yōu)化理論等，研究大量程高精度三維形貌測量方法，突破大量程和高精度相互制約的局限。進(jìn)行理論仿真和實(shí)驗(yàn)，驗(yàn)證測量性能指標(biāo)，并完成對(duì)跨深度尺度的標(biāo)準(zhǔn)樣本的高精度三維形貌測量。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向4：芯片內(nèi)部應(yīng)力缺陷高分辨無損檢測研究
研究目標(biāo)：研究芯片內(nèi)部應(yīng)力缺陷精確定位方法，實(shí)現(xiàn)對(duì)5-20μm芯片樣品內(nèi)部應(yīng)力分布的高分辨無損表征分析，應(yīng)變檢測靈敏度(Δd/d)優(yōu)于10的-4次方，二維應(yīng)變檢測速率優(yōu)于10min（10×10μm2芯片）
研究內(nèi)容：針對(duì)先進(jìn)制程芯片的內(nèi)部應(yīng)力缺陷，基于硬X射線高穿透性和高光通量，發(fā)展無損應(yīng)力表征方法。開發(fā)基于機(jī)器學(xué)習(xí)高效算法，提高成像質(zhì)量和檢測效率。研究芯片內(nèi)部結(jié)構(gòu)與應(yīng)力分布之間的關(guān)系，建立一套高效的芯片內(nèi)部應(yīng)力無損表征流程。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向5：基于雙溯源體系的12英寸晶圓跨尺度納米融合計(jì)量研究
研究目標(biāo)：闡明12英寸晶圓跨尺度計(jì)量過程量值傳遞規(guī)律，研究可溯源光柵干涉儀與激光干涉儀的宏微誤差產(chǎn)生機(jī)理與測量誤差最小化方法。發(fā)展雙溯源體系下12英寸晶圓的跨尺度高魯棒性納米融合計(jì)量定值方法，實(shí)現(xiàn)300mm×300mm測量范圍內(nèi)最優(yōu)定位測量不確定度小于30nm，1℃溫度變化下定位漂移不大于10nm。
研究內(nèi)容：研究可溯源光柵干涉儀與激光干涉儀融合定值的誤差產(chǎn)生機(jī)制，建立跨尺度宏微測量過程中的動(dòng)態(tài)校準(zhǔn)方法，開發(fā)基于熱膨脹抑制及熱漂移控制的多重噪聲最小化方法，（略）誤差精細(xì)化控制。研究晶圓定位精度標(biāo)準(zhǔn)片的跨尺度制造方法，開發(fā)微納結(jié)構(gòu)高精度圖像識(shí)別算法，開展雙溯源體系的測量準(zhǔn)確性與一致性比對(duì)驗(yàn)證，進(jìn)行12英寸晶圓標(biāo)準(zhǔn)片的多參量精準(zhǔn)計(jì)量定值。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：非定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度不超過300萬元。
專題五、三維集成
方向1：基于太赫茲近場耦合的三維集成無線接口研究
研究目標(biāo)：（略）對(duì)高密度三維集成的需求，針對(duì)現(xiàn)有TSV+μBump技術(shù)成本高昂、工藝復(fù)雜、可擴(kuò)展性受限等問題，探索面向產(chǎn)業(yè)應(yīng)用的新形態(tài)太赫茲三維無線接口，實(shí)現(xiàn)低成本、高密度、高能效及高可靠性的非接觸式互連，能耗效率優(yōu)于1pJ/b，互連密度優(yōu)于1Tb/s/mm2，堆疊層數(shù)不低于8層，單通道最高數(shù)據(jù)率超過120Gb/s。
研究內(nèi)容：研究三維堆疊場景下多物理場的建模與分析，優(yōu)化信道損耗和頻響特性，建立有效的信道模型。（略）發(fā)生與檢測的機(jī)制。研發(fā)低損耗、高頻譜利用率的新型調(diào)制解調(diào)技術(shù)。（略），完成功能和性能的驗(yàn)證。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度50萬元。
方向2：面向三維集成的高密度高可靠設(shè)計(jì)研究
研究目標(biāo)：建立一套面向高密度無凸點(diǎn)三維集成芯片制造工藝標(biāo)準(zhǔn)流程和設(shè)計(jì)規(guī)則，提出增強(qiáng)三維集成工藝良率的關(guān)鍵材料和可靠性提升方法，開發(fā)間距小于5μm的芯片-晶圓的混合鍵合工藝；闡明三維集成工藝對(duì)器件的電子遷移率和閾值電壓等性能的影響機(jī)制。
研究內(nèi)容：研究面向高密度無凸點(diǎn)三維集成芯片的關(guān)鍵工藝模塊，包括不限于TSV刻蝕工藝、混合鍵合、Cu電鍍工藝、芯片-晶圓對(duì)準(zhǔn)和芯片劃片等，研究三維集成的鍵合界面材料、結(jié)構(gòu)參數(shù)、工藝良率與可靠性的內(nèi)在關(guān)系和影響機(jī)制，開展電磁-熱-力多物理場和TCAD等多種仿真協(xié)同方法研究，研究TSV、混合鍵合、減薄等工藝對(duì)芯片關(guān)鍵器件性能的影響機(jī)制并驗(yàn)證。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：三維集成芯片高效散熱研究
研究目標(biāo)：研發(fā)適用于三維集成芯片堆疊層數(shù)>3層，總功耗>1kW應(yīng)用場景的高效散熱方法，形成一套理論完備、路徑可行、數(shù)據(jù)充分的三維集成芯片散熱解決方案。要求散熱能力>1000W/cm2，熱點(diǎn)處極限散熱能力>2000W/cm2，結(jié)溫低于100℃，中間層芯片單層散熱能力>200W/cm2，芯片均溫性（每層內(nèi)的最大和最小溫度差）<5℃。
研究內(nèi)容：結(jié)合包括但不限于液冷散熱、熱電制冷、微通道散熱、相變材料散熱、高導(dǎo)熱材料等，基于理論分析、多尺度熱仿真、材料制備和工藝開發(fā)、散熱結(jié)構(gòu)設(shè)計(jì)、微納制造與可靠性評(píng)估、實(shí)驗(yàn)表征等研究方法，豐富三維散熱的理論體系，揭示材料特性、結(jié)構(gòu)參數(shù)與散熱性能之間的內(nèi)在關(guān)系，提升三維集成芯片散熱能力。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向4：基于TGV先進(jìn)封裝的有源功能三維集成研究
研究目標(biāo)：揭示不同類型激光與玻璃的相互作用機(jī)理，建立三維集成結(jié)構(gòu)的整體應(yīng)力匹配優(yōu)化模型，發(fā)展包括玻璃通孔（TGV）互連、多層RDL、有源功能器件鍵合的三維集成成套工藝。在12英寸玻璃晶圓上，實(shí)現(xiàn)TGV通孔成型深寬比大于50：1，RDL互連最小線寬/線距≤1μm、疊層不少于3層，完成10顆以上硅基芯粒在同一TGV基板上的三維集成。
研究內(nèi)容：研究12英寸玻璃基板上TGV通孔刻蝕成型與側(cè)壁微裂紋鈍化方法，突破高深寬比通孔側(cè)壁金屬化和填充核心工藝，開展TGV基板上的RDL多層布線與互連研究，研究介質(zhì)層與互連金屬之間的異質(zhì)界面結(jié)合增強(qiáng)方法，優(yōu)化多層結(jié)構(gòu)的CMP平坦化方法，構(gòu)建D2W鍵合仿真模型及其低應(yīng)力匹配方法。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
專題六、系統(tǒng)與計(jì)算
方向1：低溫CMOS（略）設(shè)計(jì)與優(yōu)化研究
研究目標(biāo)：研究基于動(dòng)態(tài)邏輯的低溫標(biāo)準(zhǔn)單元庫與功耗優(yōu)先綜合算法，實(shí)現(xiàn)77K（略）15%以上的延遲下降與30%以上能效比提升。利用動(dòng)態(tài)電壓頻率調(diào)整，（略）在77K溫度下20%以上功耗降低。
研究內(nèi)容：針對(duì)低溫CMOS在高能效計(jì)算應(yīng)用方面潛力，開發(fā)高通量低溫器件測試方案。研究低溫環(huán)境下器件可靠性與局部/全局差異化機(jī)理，通過低溫單元庫設(shè)計(jì)與綜合算法等研究，建立面向高性能-（略）的優(yōu)化框架，（略）的延遲與功耗性能邊界，（略）設(shè)計(jì)領(lǐng)域的基礎(chǔ)理論與支撐技術(shù)。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向2：概率比特的器件開發(fā)與應(yīng)用研究
研究目標(biāo)：基于自旋、極化、阻變、相變等新原理器件，研究概率可調(diào)的物理機(jī)制，制備先進(jìn)的真隨機(jī)性概率比特器件，實(shí)現(xiàn)室溫下100MHz以上隨機(jī)翻轉(zhuǎn)速度、單次操作能耗小于100fJ、耐久性大于1e10。（略），設(shè)計(jì)高效概率算法，實(shí)現(xiàn)大數(shù)分解、貝葉斯推斷、可逆布爾邏輯等應(yīng)用中的至少一種，并在該應(yīng)用達(dá)到世界領(lǐng)先水平（如大數(shù)分解達(dá)到五位數(shù)以上水平）。
研究內(nèi)容：篩選CMOS兼容的概率比特關(guān)鍵材料和器件設(shè)計(jì)方法，完成器件制備，并對(duì)進(jìn)行完備的基本電學(xué)測試和可靠性測試，評(píng)估器件的性能水平（如隨機(jī)翻轉(zhuǎn)速度、單次操作能耗、耐久性等）。研究器件的隨機(jī)特性物理機(jī)制和優(yōu)化調(diào)控方法，（略）模型，（略）和高效的概率算法，探索其在概率計(jì)算中的應(yīng)用潛力。（略），驗(yàn)證典型概率計(jì)算的應(yīng)用。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
方向3：基于鐵電器件的新型計(jì)算范式加速器研究
研究目標(biāo)：研究高可靠鐵電器件的制備方法，提出基于鐵電器件的新型計(jì)算范式的實(shí)現(xiàn)方案，實(shí)現(xiàn)鐵電器件循環(huán)操作次數(shù)大于1012，讀寫操作電壓≤3V，單元器件訪問功耗≤1pJ。研發(fā)對(duì)應(yīng)計(jì)算范式的加速器并驗(yàn)證4bit精度峰值算力能效達(dá)到100TOPS/W（28nm工藝）。
研究內(nèi)容：面向特定的計(jì)算范式，優(yōu)化鐵電器件制備工藝，開發(fā)鐵電器件的操作方法，設(shè)計(jì)鐵電存儲(chǔ)與計(jì)算單元，提出對(duì)應(yīng)的存儲(chǔ)架構(gòu)，（略）和硬件映射方案，開發(fā)出基于鐵電器件的高可靠，高性能新型計(jì)算范式加速器。
執(zhí)行期限：2025年10月01日至2027年09月30日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬元。
二、申報(bào)要求
除滿足前述相應(yīng)條件外，還須遵循以下要求：
1.項(xiàng)目申報(bào)單位：（略）
2.對(duì)于申請(qǐng)人在（略）級(jí)財(cái)政資金或其他機(jī)構(gòu)（如科技部、國家自然科學(xué)基金等）資助項(xiàng)目基礎(chǔ)上提出的新項(xiàng)目，應(yīng)明確闡述二者的異同、繼承與發(fā)展關(guān)系。
3.所有申報(bào)單位：（略）
4.申報(bào)項(xiàng)目若提出回避專家申請(qǐng)的，須在提交項(xiàng)目可行性方案的同時(shí)，上傳由申報(bào)單位：（略）
5.所有申報(bào)單位：（略）
6.所有申報(bào)單位：（略）
7.已作為項(xiàng)目負(fù)責(zé)人（略）科委科技計(jì)劃在研項(xiàng)目2項(xiàng)及以上者，不得作為項(xiàng)目負(fù)責(zé)人申報(bào)。
8.項(xiàng)目經(jīng)費(fèi)預(yù)算編制應(yīng)當(dāng)真實(shí)、合理，（略）科委科技計(jì)劃項(xiàng)目經(jīng)費(fèi)管理的有關(guān)要求。
9.各研究方向同一單位：（略）
三、申報(bào)方式：（略）
1.（略）上申報(bào)方式：（略）
【初次填寫】使用“一網(wǎng)通辦”登錄（（略），請(qǐng)先轉(zhuǎn)入“一網(wǎng)通辦”（略）頁面完成注冊(cè)），進(jìn)入申報(bào)指南頁面，點(diǎn)擊相應(yīng)的指南專題，進(jìn)行項(xiàng)目申報(bào)；
【繼續(xù)填寫】使用“一網(wǎng)通辦”登錄后，繼續(xù)該項(xiàng)目的填報(bào)。有關(guān)操作可參閱在線幫助。
2.（略）上填報(bào)起始時(shí)間為2025年7月4日9:00，截止時(shí)間（含申報(bào)單位：（略）
四、評(píng)審方式：（略）
采用第一輪通訊評(píng)審、第二輪見面會(huì)評(píng)審方式：（略）
五、實(shí)施管理要求
項(xiàng)目實(shí)施過程中將設(shè)置“里程碑”節(jié)點(diǎn)，檢查項(xiàng)目進(jìn)展，明確繼續(xù)或終止實(shí)施。
六、咨詢電話
服務(wù)熱線：
（略）（座機(jī)）
（略）（手機(jī)）
（略）科學(xué)技術(shù)委員會(huì)
2025年6月26日
點(diǎn)擊左下角，閱讀原文。
來源：上海科技
長按二維碼關(guān)注我們